Thiết Kế Mạch Số Với VHDL Và Verilog Tập 1 (NXB Lao Động Xã Hội 2007) - Tống Văn On, 264 Trang

Quyển sãch này sử dụng hai ngôn ngữ mô tả phần cứng chuẩn công nghiệp là VHDL và Verilog. Cả hai ngôn ngữ này đều được sử dụng rộng rãi và đã được IEEE (Institute of Electrical and Electronic Engineers) chấp thuận. Các phiên bản ngôn ngữ đặc thù sử dụng trong quyển sách này là IEEE 1076 ’93 cho VHDL và IEEE 1364 cho Verilog. Tất cả mô hình (model) đều đã được kiểm tra bằng cách sử dụng các công cụ mô phỏng và tổng hợp do VeriBest Incorporated phát triển. Bất kỳ nơi nào có sự hiện diện của mạch logic tổng hợp được (synthesized logic circuit), những mạch này đều đã được tối ưu hóa về diện tích trừ các trường hợp khác sẽ được chỉ ra cụ thể.

• Thiết Kế Mạch Số Với VHDL Và Verilog Tập 1
• NXB Lao Động Xã Hội 2007
• Tống Văn On
• 264 Trang
• File PDF-SCAN

Link download
http://thuvien.ntu.edu.vn/Opac/DmdInfo.aspx?dmd_id=20557
https://drive.google.com/file/d/19FD5WreH_SEoGkkUTI1a0GRMNNAb5bmo
https://drive.google.com/drive/folders/1yLBzZ1rSQoNjmWeJTZ3WGQHg04L1